Статичке полупроводничке меморије

Статичка RAM меморија (SRAM) представља скуп стационарних регистара са заједничким улазним и излазним прикључцима. Избор регистра у који ће се уписати, или из кога ће се прочитати информација, обавља се адресним декодером. Логичка шема статичке RAM меморије са једнодимензионим декодером приказана је на слици 1.

логичка шема статичке RAM меморије са једнодимензионим декодером

слика 1. логичка шема статичке RAM меморије са једнодимензионим декодером

У сваки од 2n стационарних регистара може се уписати по једна дигитална реч од m бита. Адресним улазима A0, A1,…..An-1 кодује се локација i-тог меморијског регистра. Адресна линија wi се поставља на логички ниво wi =1 када приступамо i-тој ћелији, односно регистру.

Упис у меморијску ћелију

Постављањем CS=1 (chip select), бира се меморијски чип и довођењем импулса на контролни улаз WE (write enable) у изабрани регистар се уписује садржај са DIN0, DIN1,….DINm-1 (data input) улазних линија података. Садржај остаје уписан све док се поновним поступком уписа не промени или док се не искључи напон напајања.

Читање садржаја меморијске ћелије

Читање уписане дигиталне информације обавља се адресирањем i-тог регистра, чиме се излазна тростатичка кола изабраног регистра прикључују на излазне линије података. Постављањем CS=1 и OE=1 (output enable), активирају се излазни тростатички бафери, чиме се подаци уписани у i-ти регистар меморије преносе на излазне линије података DOUT0, DOUT1,…., DOUTm-1 (data output).

Временски дијаграм

Да би подаци били исправно уписани и прочитани из RAM меморије, треба водити рачуна о карактеристичним временима простирања, односно кашњења кроз контролна кола меморије, као и о времену постављања и времену држања меморијских компоненти. На слици 2. приказан је временски дијаграм уписног циклуса у i-ти регистар меморије:

временски дијаграм уписног циклуса у i-ти регистар меморије

слика 2. временски дијаграм уписног циклуса у i-ти регистар меморије

Означена су минимална времена између активирања и деактивирања појединих сигнала, како би се обезбедио исправан упис садржаја у i-ту меморијску локацију. Значење карактеристичних временских интервала је:

tASвреме постављања адресе пре уписа (address setup time before write): Сигнал WE не сме да постане активан пре истека tAS од тренутка када су све адресне линије заузеле стабилну вредност.
tAHвреме држања адресе након уписа (address hold time after write): Све адресне линије морају да остану стабилне након WE импулса.
tWPширина уписног импулса (write pulse width): Ширина уписног импулса треба да буде већа од времена потребног за упис садржаја у бистабилни елемент у меморији. Наведена три временска интервала дефинишу дужину циклуса уписа у меморију, односно, уписни циклус у неку другу локацију може да почне након времена tWC = tAS + tAH + tWP од тренутка када су адресне линије за упис информације на адреси i постале стабилне.
tCSWвреме постављања CS пре краја уписа (chip select setup before end of write)
tDSвреме постављања података пре краја уписа (data setup time before end of write): Ово време зависи од времена постављања коришћених меморијских елемената.
tDHвреме држања података након краја уписа (data hold time after end of write): За време tDH, након што WE постане неактиван, подаци морају остати стабилни.

Колико су сва ова времена значајна говори податак да се као један од параметара меморије дефинише време приступа. Оно највише зависи од tWC

Дакле, најпре се поставља адреса меморијског регистра коме приступамо, односно активира се адресна магистрала, па се преко управљачке магистрале дефинише који меморијски чип је активан (CS), а затим се дефинише да ли се врши упис или читање – на управљачку магистралу се поставља или сигнал WE или сигнал OE. Тек након тога се активира магистрала података!

Дводимензионо адресно кодовање

У циљу смањења броја декодерских кола и у циљу формирања квадратне матрице меморијских ћелија RAM меморије се израђују са дводимензионим декодовањем. Ради веће густине паковања, тежи се да меморијске ћелије имају што је могуће мањи број транзистора. На слици 3. приказана је шема једне колоне RAM меморије у CMOS технологији.

слика 3. шема једне колоне RAM меморије у CMOS технологији

слика 3. шема једне колоне RAM меморије у CMOS технологији

Свака меморијска ћелија је RS флип-флоп формиран од два CMOS инвертора. Ови инвертори се, кад је изабран одговарајући ред (постављен сигнал Yi) преко NMOS транзистора Ts i Ts* прикључују на заједничке линије Q и q. NILI кола на слици, NMOS транзистори T1 до T6 и изабрани RS флип-флоп, формирају D флип-флоп.

Транзистор T7 служи за избор колоне. На овај начин је број транзистора меморијске ћелије сведен на 6, док су NILI кола и транзистори T1 до T7 заједнички за целу колону. Зависно од капацитета меморије, у једној колони може бити од неколико стотина до неколико хиљада меморијских ћелија. Транзистори T8 и T9, као и тростатички диференцијални појачавач заједнички су за све колоне на које су прикључене меморијске ћелије у које се уписује податак DINp. Ако је у меморијску ћелију i на слици, уписана логичка нула, у RS флип-флопу су проводни транзистори Tf2 и Tf4. Када се, постављањем Yi=1, изабере ред, транзистори Tsi и Tsi * постају проводни и прикључују ћелију и на Q и q линије. Напонски ниво линије q биће VDD, а на линији Q ће бити напон V0, знатно нижи од VDD.

Читање садржаја меморијске локације код дводимензионог адресног кодовања

Да би се прочитао садржај ћелије i, потребно је изабрати колону постављањем wk=1. Транзистор T7 постаје проводан, а транзистори T5 и T6 остају непроводни пошто је, за време читања, сигнал CLK.L на неактивном, високом нивоу. Пошто је гејт транзистора T3 на напону VDD, транзистор T3 је проводан, а транзистор T4 ће остати непроводан јер је напон V0 нижи од прага провођења транзистора T4. На инвертујућем улазу диференцијалног појачавача биће напон VDD, док је на неинвертујућем нижи напон, одређен отпорностима канала проводних транзистора T9, T3 и T7. Када се постави OE=1, на излазу појачавача биће DOUTp=0, што је садржај ћелије i.

Упис у меморијску ћелију код дводимензионог адресног кодовања

Ако у ћелију i треба уписати садржај 1, када је ћелија изабрана (yi = 1, wk = 1), на улаз DINp се поставља DINp=l и активира се упис постављањем CLK.L=0. Транзистор T5 постаје проводан, обара напонски ниво линије Q, што преко проводног транзистора Tsi пребацује RS флип-флоп ћелије i. Када се уписује 0, DINp=0 и CLK.L=0 активирају T6, што има за последицу обарање напонског нивоа линије Q. Да би у RS флип-флоп могао да се уписује жељени садржај неопходно је да, приликом уписа, напон на S, односно R прикључку буде нижи од прага провођења транзистора Tf1 и Tf2. Из тог разлога, отпорности канала транзистора Tf3 и Tf4, који формирају флип-флопове, су неколико пута веће од отпорности канала селекционих транзистора Ts односно Ts*, транзистора за упис T5 и T6 и транзистора за избор колоне T7. Такође, отпорности канала транзистора T1 и T2 морају бити знатно веће од отпорности канала транзистора у флип-флоповима, како би се обезбедило да напон V0, приликом читања, буде нижи од прага провођења транзистора T3, односно T4.

Статички RAM са двосмерним линијама података

Пошто се упис и читање из меморије никад не обавља истовремено, статичке RAM меморије се често израђују са заједничким, двосмерним прикључцима за податке. На слици 4. је приказана контролна логика за RAM са двосмерним прикључцима. Обезбеђено је да су приликом уписа, када је WE=1, излазни тростатички појачавачи у стању високе импедансе. Статичке меморије се у CMOS технологији израђују са једним, 4 или 8 бита података. Максимално се праве до капацитета 64Kx8 и зависно од типа, време приступа се креће у границама од 12ns до 150ns. Биполарне меморије су по правилу брже, али знатно мањег капацитета, а најбрже се израђују у ECL технологији где време приступа може бити и мање од 10ns.

slika 4. контролна логика за RAM са двосмерним прикључцима

slika 4. контролна логика за RAM са двосмерним прикључцима

Advertisements

3 thoughts on “Статичке полупроводничке меморије

  1. Повратни пинг: Меморије – Рачунари и програмирање

  2. Повратни пинг: Оперативна меморија – Рачунари и програмирање

  3. Повратни пинг: RAM – Рачунари и програмирање

Оставите одговор

Попуните детаље испод или притисните на иконицу да бисте се пријавили:

WordPress.com лого

Коментаришет користећи свој WordPress.com налог. Одјавите се / Промени )

Слика на Твитеру

Коментаришет користећи свој Twitter налог. Одјавите се / Промени )

Фејсбукова фотографија

Коментаришет користећи свој Facebook налог. Одјавите се / Промени )

Google+ photo

Коментаришет користећи свој Google+ налог. Одјавите се / Промени )

Повезивање са %s